

(19)



JAPANESE PATENT OFFICE

## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 07013770 A

(43) Date of publication of application: 17 . 01 . 95

(51) Int. Cl. G06F 9/45  
// G06F 9/34

(21) Application number: 05144097

(71) Applicant: FUJITSU LTD

(22) Date of filing: 16 . 06 . 93

(72) Inventor: KAWABA MOTOYUKI

(54) **COMPILING METHOD AT THE TIME OF USING  
ADDITIONAL REGISTER OF LOAD STORE TYPE  
PROCESSOR**


instructions.

COPYRIGHT: (C)1995,JPO

(57) Abstract:

**PURPOSE:** To improve the operating speed and the performance of a compiler by making a compiler such a constitution where the compiler recognizes such variables that had to be assigned to a main storage although the compiler could be assigned to a register, gives the priority degree for arrangement of spill registers to the variables, and assigns the variables of higher priority degree to the higher order addresses of the spill registers.

**CONSTITUTION:** A spill total number register 12 is provided with a head address register 13 which stores the head address B of the variable assigned to a main storage device 2, and a comparing means 14. When a compiler detects to the effect that a part of variables desirable to be assigned to a register 10 of a load store type processor 1 to which a direct access is possible could not be assigned to the register 10, the compiler performs a compiling job to selectively perform accesses to the variables assigned to the spill registers and the variables assigned previously to the storages device 2 by the setting, loading and storing



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-13770

(43) 公開日 平成7年(1995)1月17日

(51) Int.Cl.<sup>6</sup>

識別記号

庁内整理番号

F I

技術表示箇所

G 0 6 F 9/45

// G 0 6 F 9/34

3 3 0

審査請求 未請求 請求項の数 2 O L (全 12 頁)

(21) 出願番号 特願平5-144097

(22) 出願日 平成5年(1993)6月16日

(71) 出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72) 発明者 河楊 基行

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74) 代理人 弁理士 井桁 貞一


(54) 【発明の名称】 ロードストア型プロセッサの付加的レジスタを利用する際のコンパイル方法

(57) 【要約】

【目的】 本発明は、プロセッサが備えているマシン命令では指示できない付加的レジスタを有効に利用するためのマシン命令、及び、コンパイル方法に関し、ソースプログラムをコンパイルするときに、プロセッサが備えている上記の付加的レジスタの数に関係なく、有効に利用する。

【構成】 マシン命令では指し示すことができない複数個のスピルレジスタ①を備えたロードストア型プロセッサに、該スピルレジスタ①に配置された変数、又は、主記憶上に割り当てられている変数に対するロード命令②aと、ストア命令②bと、マシン命令で指し示すレジスタに割り当てられなかった変数を、主記憶上に割り当てる際の先頭番地等を所定のレジスタにセットするセット命令②cと、スピルレジスタ①他の内容を主記憶2上の所定の領域に退避する退避命令②dと、主記憶2上の所定の領域に退避されているスピルレジスタ①他の内容を元のレジスタに復帰する復帰命令②eとを設けて、コンパイルする。

本発明の原理説明図



## 【特許請求の範囲】

【請求項 1】 マシン命令では指し示することができない複数の付加的レジスタ(11)を備え、上記付加的レジスタ(11)の一部をスピルレジスタ(①)として設定しているロードストア型プロセッサ(1)で実行されるオブジェクトプログラムを生成するコンパイラにおいて、  
 上記マシン命令で指し示すレジスタ(10)に割り当てられなかった変数を、主記憶(2)上に割り当て、上記プロセッサ(1)により、上記主記憶(2)上に割り当てられている変数の一部を上記スピルレジスタ(①)に割り当てられたとき、上記スピルレジスタ(①)に割り当てられている変数と、上記スピルレジスタ(①)に割り当てられないで、主記憶(2)上に残っている変数に対するロード命令(②a)と、ストア命令(②b)と、上記マシン命令で指し示すレジスタ(10)に割り当てられなかった変数を、主記憶(2)上に割り当てる際の先頭番地(B)と、各プログラムで必要とする上記スピルレジスタ(①)の数を、所定のレジスタ(13, 12)にセットするセット命令(②c)と、上記スピルレジスタ(①)他の内容を主記憶(2)上の所定の領域に退避する退避命令(②d)と、  
 上記主記憶(2)上の所定の領域に退避されているスピルレジスタ(①)他の内容を元のレジスタに復帰する復帰命令(②e)を設けると共に、  
 上記セット命令(②c)に基づいて、上記各プログラムで必要とする上記スピルレジスタ(①)の総数を格納するスピル総数レジスタ(12)と、上記主記憶(2)に割り当てられる変数の先頭番地(B)を格納する先頭番地レジスタ(13)と、上記ロード命令(②a)、ストア命令(②c)の実行時に、上記主記憶(2)に割り当てられる変数の主記憶(2)上のレジスタ番号(s0)と、上記各プログラムで必要とするスピルレジスタ(①)の総数を格納するスピル総数レジスタ(12)の内容とを比較して、上記スピルレジスタ(①)に割り当てられている変数と、主記憶(2)上に残っている変数とを、選択的に認識する比較手段(14)とを設けて、  
 コンパイラが、上記ロードストア型プロセッサ(1)の直接アクセスできるレジスタ(10)に割り当てることが望ましい変数の一部を、上記直接アクセスできるレジスタ(10)に配置できなかったことを検出したとき、上記スピルレジスタ(①)に割り当てられた変数と、上記主記憶(2)上に割り当てられたままの変数に対するアクセスを、上記セット命令(②c)と、ロード命令(②a)、ストア命令(②b)とで、選択的に行うようにコンパイルすることを特徴とするロードストア型プロセッサの付加的レジスタを利用する際のコンパイル方法。

【請求項 2】 上記コンパイル時に、ソースプログラムの主プログラムから、サブルーチンに移った時、該コンパイルされたオブジェクトプログラムの実行時に、上記退避命令(②d)で、上記オブジェクトプログラムの主プログラムで使用していたスピルレジスタ(①)の内容

と、上記スピルレジスタ(①)の総数を格納するスピル総数レジスタ(12)と、上記マシン命令が指し示すレジスタ(10)に割り当てられなかった変数を主記憶(2)上に割り当てる際の先頭番地(B)を格納する先頭番地レジスタ(13)の内容とを、上記主記憶(2)上の所定の領域に退避するようにコンパイルし、  
 上記コンパイルされたオブジェクトプログラムの実行時に、上記サブルーチンで必要とする上記スピルレジスタ(①)の数を所定のレジスタ(R1)にセットし、上記スピルレジスタ(①)の内容が主記憶(2)に割り当てられる領域の先頭番地(ベース番地)を所定のレジスタ(R0)にセットした後、上記セット命令(②c)を実行したとき、上記レジスタ(R0)の内容を、上記先頭番地レジスタ(13)にセットした後、当該プロセッサが備えているスピルレジスタ(①)の数が設定されている上記スピル総数レジスタ(12)の内容と、当該サブルーチンで必要とするスピルレジスタの数が設定されているレジスタ(R1)10の内容とを、上記比較手段(14)で比較して、当該サブルーチンで必要とするスピルレジスタ(①)の数を確保できるようにコンパイルし、  
 該オブジェクトプログラム中のサブルーチンの実行が終了した後、上記オブジェクトプログラムのサブルーチン中の復帰命令(②e)で、上記主記憶(2)上に退避しておいた、上記主ルートプログラムで使用していたスピルレジスタ(①)と、上記スピルレジスタ(①)の総数を格納するスピル総数レジスタ(12)と、上記マシン命令が指し示すレジスタ(10)に割り当てられなかった変数を主記憶(2)上に割り当てる際の先頭番地を格納する先頭番地レジスタ(13)との内容を、それぞれ、元のレジスタ(11, 12, 13)に復帰するようにコンパイルすることを特徴とするロードストア型プロセッサの付加的レジスタを利用する際のコンパイル方法。

## 【発明の詳細な説明】

## 【0001】

【産業上の利用分野】 本発明は、マシン命令では指し示することができない複数の付加的レジスタを備えたロードストア型プロセッサにおいて、上記付加的レジスタの一部をスピルレジスタ①として利用する際のコンパイルに必要なマシン命令、及び、コンパイル方法に関する。

【0002】 通常、プロセッサが実行するマシン命令が主記憶をアクセスする場合、該プロセッサが備えている汎用レジスタへのアクセスに比較して、随分遅い。このことは、プログラムの動作速度を低下させる要因の一つとなっている。そこで、ソースプログラムをコンパイルとき、コンパイラは、できるだけ汎用レジスタを使用する命令コードを出力し、プロセッサのハードウェアは、できるだけ多くのレジスタを利用することが可能になっていることが必要となる。

【0003】 又、上記の問題から、最近においては、主記憶に対するアクセスをロード、ストア命令に限定し

て、加算命令等のその他の命令ではレジスタ間演算とする、所謂ロード・ストア型のRISCプロセッサとか、スーパースカラプロセッサが構築されている。

【0004】このようなRISCプロセッサとか、スーパースカラプロセッサにおいては、最近のデータ処理の多様化に伴って、レジスタを、より多く利用するプログラムが多くなっている。

【0005】又、プログラムの各マシン命令間にレジスタ干渉があると、各マシン命令の前後関係を補償してやる必要があるが、例えば、命令1： $D \leftarrow A + E$ 、命令2： $A \leftarrow B + C$ のように、2つの命令1と、命令2との間に順序関係がある場合、後の命令におけるレジスタAを、例えば、別のレジスタFにリネーミングしておくことで、上記命令1と命令2との並列処理が可能になり、上記スーパースカラプロセッサ等においては、有用な手段となる。

【0006】又、同様に、命令1： $A \leftarrow B + C$ 、命令2： $G \leftarrow A + F$ 、命令3： $A \leftarrow D + E$ なる命令列がある場合、命令1と命令2の間には順序関係が必要であるが、命令3のレジスタAを、例えば、レジスタHにリネーミングしておくことにより、命令1と命令3との並列処理が可能になる。

【0007】又、シリアルに構成された命令列（命令1、命令2、～、命令k、～命令n）において、命令Kと命令K+1の間には順序性を守る必要があるが、命令1、～と、命令Kとの間に順序を守る必要がないとき、該命令Kを命令1と並列に実行することができる。そうすると、命令Kで使用される、例えば、汎用レジスタ(R0)の保持期間が長くなってしまいう問題が発生し、この汎用レジスタ(R0)の使用効率が低下する。そこで、該汎用レジスタ(R0)を、例えば、該汎用レジスタ(R0)～とは別に、付加的に設けられているレジスタ群のレジスタMにリネーミングしておくことで、汎用レジスタ(R0)の使用効率を低下させることなく、且つ、命令1と命令Kとの並列処理が可能になる。

【0008】従って、スーパースカラプロセッサ等においては、レジスタの数が多いと、効率の良い並列処理が可能になる。そこで、前述のように、付加的なレジスタを備えたプロセッサが必要とされることになるが、マシン命令で、上記付加的なレジスタを指定しようとする、一般には、所定のレジスタ指定フィールドを設けるとか、汎用レジスタ指定フィールドのビット幅を増加させる必要があり、プロセッサの種別に対応して、命令のフォーマットを変える必要が生じ、オブジェクトプログラムの互換性がなくなる等の問題が発生する。

【0009】このような事情から、プロセッサに付加的なレジスタを備えて、且つ、プロセッサによって、該付加的なレジスタの数が増加しても、コンパイルされたオブジェクトの互換性を保持しながら、且つ、該付加的なレジスタの利用効率を低下させることのないコンパイル

方法が必要とされる。

【0010】

【従来の技術】図14は、従来の付加的レジスタに対するアクセス方法を説明する図である。最近のハードウェアの進歩により、プロセッサ内に、通常の命令のレジスタ指定フィールドで指し示すことができる汎用レジスタ(GR)10の他に、付加的なレジスタ（前述のスビルレジスタとして使用できるレジスタ群を含む）を備えることができるようになっている。

10 【0011】然しながら、プロセッサで実行され、レジスタの多用するオブジェクトプログラムをコンパイラ等で生成する場合、ソースプログラム中の変数で、該汎用レジスタ(GR)10に割り当てることが望ましい変数から順次、該汎用レジスタ(GR)10に割り当て、該汎用レジスタ(GR)10に配置できなかった変数を、主記憶(MS)2に割り当てることが行われる。

【0012】

20 【発明が解決しようとする課題】前述のように、主記憶へのアクセスは、レジスタへのアクセスに比較すると、格段にアクセス速度が遅い。このことは、プログラムの実行速度を低下される要因の一つとなる。

【0013】一方、前述のように、最近のハードウェア技術の進歩に伴って、より多くのレジスタを、ハードウェア内に用意することができるようになっている。然し、それだけでは、これらのレジスタを利用することはできない。

30 【0014】従って、一般には、マシン命令中に、より多くのレジスタを指し示すのに十分なレジスタ指定フィールドが用意されている必要がある。このことは、命令の語長を増やすことと同じである。

【0015】ハードウェアにインプリメントできるレジスタの数が増加するに伴って、命令語長が変わるのは、マシンコードの互換性を損ねてしまう問題がある。又、前述のように、プログラム中の各マシン命令が使用しているレジスタの間に、出力依存関係、或いは、逆依存関係がある場合、別のレジスタ、即ち、上記ハードウェアで用意されている付加的レジスタにリネーミングすることにより、例えば、スーパースカラプロセッサでの並列処理が容易となる。

40 【0016】更に、上記ハードウェアで用意されている付加的レジスタの利用効率を高めるためには、上記コンパイラが主記憶に割り当てた変数を、上記付加的レジスタに再割り当てることができることが必要となるが、このとき、付加的なレジスタの数が増加しても、命令語長が増加しないことが重要となる。

50 【0017】然しながら、現状のコンパイラでは、ハードウェア内に上記付加的なレジスタが用意されていても、利用することができないという問題があった。本発明は上記従来の欠点に鑑み、ソースプログラムをコンパイルするときに、プロセッサが備えているマシン命令で

は指示できない付加的レジスタを、マシン命令の語長を変更することなく、効率良く利用する方法を提供することを目的とするものである。

#### 【0018】

【課題を解決するための手段】図1は、本発明の原理説明図である。上記の問題点は下記の如くに構成されたロードストア型プロセッサの付加的レジスタを利用の際のコンパイル方法によって解決される。

【0019】(1) マシン命令では指し示すことができない複数個の付加的レジスタ11を備え、上記付加的レジスタ11の一部をスピルレジスタ①として設定しているロードストア型プロセッサ1で実行されるオブジェクトプログラムを生成するコンパイラにおいて、上記マシン命令で指し示すレジスタ10に割り当てられなかった変数を、主記憶2上に割り当て、上記プロセッサ1により、上記主記憶2上に割り当てられている変数の一部を上記スピルレジスタ①に割り当てられたとき、上記スピルレジスタ①に割り当てられている変数と、上記スピルレジスタ①に割り当てられないで、主記憶2上に残っている変数に対するロード命令②aと、ストア命令②bと、上記マシン命令で指し示すレジスタ10に割り当てられなかった変数を、主記憶2上に割り当てる際、先頭番地(B)と、各プログラムで必要とする上記スピルレジスタ①の数を、所定のレジスタ13,12にセットするセット命令②cと、上記スピルレジスタ①他の内容を主記憶2上の所定の領域に退避する退避命令②dと、上記主記憶2上の所定の領域に退避されているスピルレジスタ①他の内容を元のレジスタに復帰する復帰命令②eを設けると共に、上記セット命令②cに基づいて、上記各プログラムで必要とする上記スピルレジスタ①の総数を格納するスピル総数レジスタ12と、上記主記憶2に割り当てられる変数の先頭番地(B)を格納する先頭番地レジスタ13と、上記ロード命令②a、ストア命令②cの実行時に、上記主記憶2に割り当てられる変数の主記憶2上のレジスタ番号(s0)と、上記各プログラムで必要とするスピルレジスタ①の総数を格納するレジスタ12の内容とを比較して、上記スピルレジスタ①に割り当てられている変数と、主記憶2に残っている変数とを、選択的に認識する比較手段14とを設けて、コンパイラが、上記ロードストア型プロセッサ1の直接アクセスできるレジスタ10に割り当てることが望ましい変数の一部を、上記直接アクセスできるレジスタ10に配置できなかったことを検出したとき、上記スピルレジスタ①に割り当てられた変数と、上記主記憶2上に割り当てられたままの変数に対するアクセスを、上記セット命令②cと、ロード命令②a、ストア命令②bとで、選択的に行うようにコンパイルする。

【0020】(2) 上記コンパイル時に、ソースプログラムの主プログラムから、サブルーチンに移った時、該コンパイルされたオブジェクトプログラムの実行時に、上

記退避命令②dで、上記オブジェクトプログラムの主プログラムで使用していたスピルレジスタ①の内容と、上記スピルレジスタ①の総数を格納するスピル総数レジスタ12と、上記マシン命令が指し示すレジスタ10に割り当てられなかった変数を主記憶2上に割り当てる際、先頭番地(B)を格納する先頭番地レジスタ13の内容とを、上記主記憶2上の所定の領域に退避するようにコンパイルし、上記コンパイルされたオブジェクトプログラムの実行時に、上記サブルーチンで必要とする上記スピルレジスタ①の数を所定のレジスタ(R1)にセットし、上記スピルレジスタ①の内容が主記憶2に割り当てられる領域の先頭番地(ベース番地)を所定のレジスタ(R0)にセットした後、上記セット命令②cを実行したとき、上記レジスタ(R0)の内容を、上記先頭番地レジスタ13にセットした後、当該プロセッサが備えているスピルレジスタ①の数が設定されている上記スピル総数レジスタ12の内容と、当該サブルーチンで必要とするスピルレジスタ①の数が設定されている上記レジスタ(R1)10の内容とを、上記比較手段14で比較して、当該サブルーチンで必要とするスピルレジスタ①の数を確保できるようにコンパイルし、該オブジェクトプログラム中のサブルーチンの実行が終了した後、上記オブジェクトプログラムのサブルーチン中の復帰命令②eで、上記主記憶2上に退避しておいた、上記主ルートプログラムで使用していたスピルレジスタ①と、上記スピルレジスタ①の総数を格納するスピル総数レジスタ12と、上記マシン命令が指し示すレジスタ10に割り当てられなかった変数を主記憶2上に割り当てる際、先頭番地を格納する先頭番地レジスタ13との内容を、それぞれ、元のレジスタ11,12,13に復帰するようにコンパイルするように構成する。

#### 【0021】

【作用】先ず、本発明においては、コンパイラが、通常は、汎用レジスタ(GR)に割り当てべきであるにも関わらず、主記憶上に割り当てた変数を、ハードウェアによって、該ハードウェアが備えている付加的レジスタの一部に割り当てられたとき、このレジスタをスピルレジスタ①と呼ぶ。又、上記、ハードウェアが用意している付加的レジスタの数をMAX-EXTRA-REGと定義し、上記スピルレジスタ①の最大数をMAX-SP-REGと定義して、コンパイラによって割り当てられるスピルレジスタ①の数は、この値を越えないように制御される。

【0022】又、本発明においては、ハードウェアとして、次のレジスタを設ける。

SP-TOP-REG：主記憶2に割り当てられる変数のベース番地(先頭番地で、主プログラム、サブルーチン毎に異なる)Bが格納されるレジスタ。

SP-USED-REG：あるサブルーチン等で必要とするスピルレジスタ①の総数を格納するレジスタで、上記MAX-SP-REGによって制限される。(主プログラム、サブルーチン

毎に異なる)

SP-REG(i) : 付加的なレジスタ 11 の一部であるスピルレジスタ(i) ①で、その総数が上記MAX-SP-REGによって制限される。

【0023】又、本発明においては、本来プロセッサが備えている命令セットに、以下の5つの命令を設けて、該命令セットを変更する。但し、R0, R1, S0, S1, SP-TOP-REG, SP-USED-REGはレジスタ名であり、r0, r1, s0, s1, sp-top-reg, sp-used-regは、上記各レジスタに格納される値を示すものとする。

【0024】図2～図9は、本発明のコンパイラで生成されるマシン命令を説明する図であって、図2～図4は、本発明の追加命令の動作を流れ図で示した図であり、図5～図8は、本発明の追加命令に関連するハードウェアの構成図である。

【0025】以下、各図を参照しながら、追加命令の作用動作を説明する。まず、図2によって、セット命令②cの動作を説明する。

sp-set r0, r1 : あるサブルーチンで使用される変数が割り当てられる主記憶 2上の先頭アドレス (ベースアドレス : B) (r0) が、所定のレジスタ (R0) に設定され、当該サブルーチン等で必要とされるスピルレジスタの総数(s0)が、所定のレジスタ (R1) に設定される。

【0026】本命令 sp-set r0, r1 が、コンパイルされたオブジェクトプログラム上で実行されると、上記先頭アドレス (ベースアドレス:B) (r0) が、上記SP-TOP-REG 13に転送される。又、レジスタ (R1) の値である“r1”が、上記定義されているMAX-SP-REGと比較され、値が小さい方が、上記SP-USED-REG 12に転送される。つまり、この命令によって、あるサブルーチンをコンパイルするとき、該サブルーチンで必要とするスピルレジスタ①が確保され、前述のリネーミングなどの他の用途に使用されないようにする。{図2(a)の処理ステップ100～104参照} つまり、レジスタ (R1) の値(r1)が、上記MAX-SP-REGで定義されている付加的レジスタ 11aの数より小さいと、該付加的レジスタ 11aの一部をスピルレジスタ①として確保し、レジスタ (R1) の値(r1)が、上記MAX-SP-REGで定義されている付加的レジスタ 11aの数より大きいときは、上記MAX-SP-REGで定義されている付加的レジスタ 11aの全てをスピルレジスタ①として使用することを意味する。勿論、MAX-EXTRA-REG と MAX-SP-REG が等しければ、付加的レジスタ 11 を、全てスピルレジスタ①として使用することが可能である。

【0027】次に、図3(a), 図5, 図6により、ロード命令②aの動作を説明する。

sp-ld s0, r0 : あるサブルーチンで使用される、ある変数が割り当てられる主記憶 2上の先頭アドレス (B) からの変位 s0 {上記SP-TOP-REG 13 に設定されている値(r0) + 4 s0、但し、主記憶 2の1語が4バイトバウンダリの場合} が、所定のレジスタ (S0) に設定される。{図2

(b) 参照} 本命令 sp-ld s0, r0が、コンパイルされたオブジェクトプログラム上で実行されると、上記SP-USED-REG 12の内容(sp-used-reg) {つまり、スピルレジスタ①の総数} と、該サブルーチンで使用される変数の主記憶 2上のアドレス (番地) (s0) とが比較され、 $0 \leq s0 < \text{SP-USED-REG 12の内容(sp-used-reg)}$  が検出されたときには、スピルレジスタ①に、該変数が割り当てられていることになるので、SP-REG (S0) の内容を、レジスタ (R0) に転送 (ロード動作がレジスタ間転送動作となる) する。{図5, 図3(a)の処理ステップ200, 201参照} 然し、 $s0 \geq \text{SP-USED-REG 12の内容(sp-used-reg)}$  が検出されたときには、該変数は、スピルレジスタ①に割り当てられなかったことを意味しているの、主記憶 2上の、上記 sp-top-reg+4s0 番地の値を、レジスタ (R0) にロードする。{図6, 図3(a)の処理ステップ200, 202参照} 次に、図3(b), 図7, 図8によって、ストア命令②bの動作を説明する。本命令 sp-st r0, s0が、コンパイルされたオブジェクトプログラム上で実行されると、上記SP-USED-REG 12の内容(sp-used-reg) {つまり、スピルレジスタ①の総数} と、該サブルーチンで使用される変数の主記憶 2上のアドレス (番地) (s0) とが比較され、 $0 < s0 < \text{SP-USED-REG 12の内容(sp-used-reg)}$  が検出されたときには、スピルレジスタ①に、該変数が割り当てられていることになるので、レジスタ (R0) の内容を、SP-REG (S0) に転送 (ストア動作がレジスタ間転送動作となる) する。{図7, 図3(b)の処理ステップ300, 301参照} 然し、 $s0 \geq \text{SP-USED-REG 12の内容(sp-used-reg)}$  が検出されたときには、該変数は、スピルレジスタ①に割り当てられなかったことを意味しているの、レジスタ (R0) の内容を、主記憶 2上の、上記 sp-top-reg+4s0 番地にストアする。{図8, 図3(b)の処理ステップ300, 302参照} 次に、図4によって、退避命令②d, 復帰命令②eの動作を説明する。退避命令 sp-save (r0) : コンパイルされたオブジェクトプログラムの実行途上において、主プログラムからサブルーチンに移移するとき、該サブルーチンの入口で実行される命令で、前述の sp-set r0, s0 の前に実行されなくてはならない。

【0028】この命令が実行されると、r0個のスピルレジスタ①が、主記憶 2上の所定の退避領域に退避される。このとき、スピルレジスタ SP-REG(i) ①の内容は、主記憶2上のsp-top-reg+i×4(レジスタのバイト数) 番地に退避される。又、SP-TOP-REG 13, SP-USED-REG 12の内容は、例えば、スタックに積むなどの操作によって、主記憶 2上の所定の領域に退避する。{図4(a)の処理ステップ400, 401参照} 復帰命令 sp-restore (r0) : コンパイルされたオブジェクトプログラムの実行途上において、主プログラムから遷移したサブルーチンでの処理が終了して、該サブルーチンから主プログラムに復帰するときに実行される命令である。

【0029】この命令が実行されると、上記 sp-save (r0) によって、主記憶 2上の所定の領域のスタックに積まれていた、SP-TOP-REG 13, SP-USED-REG 12の内容が、それぞれ、元の SP-TOP-REG 13, SP-USED-REG 12 に復帰 (ロード) されると共に、主記憶 2上の所定の退避領域に退避されていたスピルレジスタ SP-REG(i)①の内容が、sp-top-reg+i×4(レジスタのバイト数)番地から、それぞれ、対応するスピルレジスタ①に復帰 (リストア) される。〔図 4 (b) の処理ステップ 500, 501参照〕 本発明のために用意されたセット命令、ロード命令、ストア命令、退避命令、復帰命令は、上記のように動作するので、ソースプログラムをコンパイルするとき、コンパイラは、先ず、従来方法と同じようにして、レジスタ、例えば、通常のプロセッサに設けられている汎用レジスタ (GR) 10 に割り当てることが望ましい変数から順に、該汎用レジスタ (GR) 10 に割り当て、該汎用レジスタ (GR) 10 に割り当てることができなかった変数を主記憶の所定の領域に割り当てる。

【0030】このとき、主プログラム、サブルーチン内において、それぞれ、連続した領域に割り当てるようにする。そのため、主プログラム、各サブルーチンに対応して、前述の先頭アドレス (sp-top-addr) を定義し、上記主記憶上に割り当てる変数は、sp-top-addr+α {レジスタのバイト数、例えば、前述の 4 バイトで割り切れる番地で、前述のように、レジスタのバイト数が 4 バイトであると、4×s0番地} に割り当てる。

【0031】そして、コンパイラは、該主記憶上に割り当てられた変数へのアクセスに対して、上記ロード命令 (sp-ld s0, r0), 又は、ストア命令 (sp-st r0, s0) を生成する。

【0032】このとき、上記 s0 {即ち、各サブルーチンで使用される変数の主記憶上のアドレスで、上記sp-top-addr+αで表される} の値は、コンパイル時に決定される。

【0033】従って、該コンパイルされたオブジェクトプログラムが、該プロセッサ上で実施され、上記生成されたロード命令 (sp-ld s0, r0), 又は、ストア命令 (sp-st r0, s0) が実行されると、スピルレジスタ①に割り当てられている変数であるか、否かが、前述の比較手段 14 {図 1 参照} で比較され、スピルレジスタ①に割り当てられている変数へのアクセスについては、該スピルレジスタ①との間の転送命令として動作し、該スピルレジスタ①に割り当てられなかった変数に対しては、主記憶上に割り当てられている番地との間で、ロード、ストア動作が実行される。

【0034】このとき、該スピルレジスタ①へのアクセス命令は、専用命令であり、前述のように、各プロセッサに備えられているスピルレジスタ①の総数 (MAX-SP-REG) と、各サブルーチン等で使用される変数 {レジスタ (R1) の内容} の数によって、動的に、オペランドである s

0, r0が生成されるので、ソースプログラムを変更することなく、任意の数のスピルレジスタ①を備えたプロセッサ 1で実行されるオブジェクトプログラムのコンパイルが可能となる。

【0035】又、退避命令②d、復帰命令②eは、主プログラムからサブルーチンに遷移するとき、主プログラムで使用されていたスピルレジスタ①等の内容が破壊される恐れがあるので、主記憶上の所定の領域に退避し、該サブルーチンの実行が終了して元の主プログラムに戻るとき、上記退避しておいたスピルレジスタ①等の内容を元の、対応するレジスタに復帰させるためのものである。

【0036】上記のように作用するので、本発明によれば、ロードストア型プロセッサが備えている付加的レジスタの使用効率を向上させることができる。特に、使用できるスピルレジスタ①の数を考慮にいて、マシン命令を生成するプロセッサ、及び、そのプロセッサで実行するオブジェクトプログラムを生成する為のコンパイラの性能の向上に寄与することが大きい。

【0037】

【実施例】以下本発明の実施例を図面によって詳述する。前述の図 1 は、本発明の原理説明図であり、図 2～図 8 は、本発明のコンパイラで生成するマシン命令を説明する図であり、図 9～13 は、本発明の一実施例を模式的に示した図であり、図 9～図 11 は、サブルーチンの実行開始時の動作を示し、図 12、図 13 は、サブルーチンの実行終了時の動作を示している。

【0038】本発明においては、マシン命令では指し示すことができない複数の付加的レジスタ 11 を備え、上記付加的レジスタ 11 の一部をスピルレジスタ①として設定しているロードストア型プロセッサ 1で実行されるオブジェクトプログラムを生成するコンパイラにおいて、上記マシン命令で指し示すレジスタ 10 に割り当てられなかった変数を、主記憶 2上に割り当て、上記プロセッサ 1により、上記主記憶 2上に割り当てられている変数の一部を上記スピルレジスタ①に割り当てられたとき、上記スピルレジスタ①に割り当てられている変数と、上記スピルレジスタ①に割り当てられないで、主記憶 2上に残っている変数に対するロード命令②aと、ストア命令②bと、上記マシン命令で指し示すレジスタ 10 に割り当てられなかった変数を、主記憶 2上に割り当てる際の先頭番地 (B) と、各プログラムで必要とする上記スピルレジスタ①の数を、所定のレジスタ 13, 12にセットするセット命令②cと、上記スピルレジスタ①他の内容を主記憶 2上の所定の領域に退避する退避命令②dと、上記主記憶 2上の所定の領域に退避されているスピルレジスタ①他の内容を元のレジスタに復帰する復帰命令②eを設けると共に、上記セット命令②cに基づいて、上記各プログラムで必要とする上記スピルレジスタ①の総数を格納するレジスタ (SP-USED-REG) 12と、上記

10

20

30

40

50

主記憶 2に割り当てられる変数の先頭番地(B) を格納するレジスタ(SP-TOP-REG) 13 と、上記ロード命令②a、ストア命令②cの実行時に、上記主記憶 2に割り当てられる変数の主記憶 2上のレジスタ番号(s0)と、上記各プログラムで必要とするスピルレジスタ①の総数を格納するレジスタ(SP-USED-REG) 12の内容とを比較する比較手段 14 とを設けて、コンパイラが、上記ロードストア型プロセッサ 1の直接アクセスできるレジスタ 10 に割り当てることが望ましい変数の一部を、上記直接アクセスできるレジスタ 10 に配置できなかったことを検出したとき、上記スピルレジスタ①に割り当てられた変数と、上記主記憶 2上に割り当てられたままの変数に対するアクセスを、上記ロード命令②a、ストア命令②bで、選択的に行うようにコンパイルする手段が、本発明を実施するのに必要な手段である。尚、全図を通して同じ符号は同じ対象物を示している。

【0039】以下、図1～図8を参照しながら、図9～図13によって、本発明のロードストア型プロセッサの付加的レジスタを利用する際のコンパイル方法を説明する。まず、コンパイラは、ソースプログラムの主プログラム、サブルーチンで使用される変数の依存関係を調べ、通常のプロセッサ 1が備えている、例えば、汎用レジスタ(GR) 10 に割り当てることが望ましいにも関わらず、該汎用レジスタ(GR) 10 に割り当てることができなかった変数を、主記憶 2上の所定の領域に割り当てる。但し、これらの変数が、主プログラム、或いは、サブルーチン内では、連続した主記憶 2の領域に割り当てられるようにする。このとき、各々の変数は、レジスタのバイト数(mとする)で割り切れる番地に割り当てるが、その領域の先頭番地は、主プログラム、或いは、各サブルーチンで定められている固定されるアドレス(sp-top-addr)となる。

【0040】つまり、主記憶 2上に割り当てられる変数は、前述のレジスタ(SP-TOP-REG) 13 に、コンパイラによって、予め、設定されているアドレス(sp-top-addr) +  $\alpha$  ( $0 \text{ mod } m$ : レジスタのバイト数mで割り切れる番地) に割り当てられる。

【0041】そして、上記主記憶 2上の{(sp-top-addr) +  $\alpha$ } 番地に割り当てられた変数に対して、コンパイラは、スピルレジスタ配置の優先順位をつけて、優先順位の高いものから順に、sp-top-addr+0, sp-top-addr+1, 一に割り当て、自己の備えているスピルレジスタ①の総数(MAX-SP-REG)を認識しているハードウェアが、この優先順位に従って配置する。

【0042】コンパイラは、該スピルレジスタ①に配置された変数に対するアクセスに対して、本発明の上記ロード命令(sp-ld s0, r0), ストア命令(sp-st r0, s0) を生成する。

【0043】従って、コンパイルされたオブジェクトプログラムを実行し、上記主記憶 2上の{(sp-top-addr)

+  $\alpha$ ) 番地に割り当てられた変数を、レジスタ(R0)にロードするとき、上記本発明のロード命令(sp-ld s0, r0) が実行される。

【0044】上記ロード命令(sp-ld s0, r0) のオペランドを構成している s0, r0は、前述のようにコンパイル時に決定されているので、s0 (即ち、サブルーチン等で使用されるレジスタ番号) が、前述のセット命令(sp-set r0, r1)により、前述の(MAX-SP-REG)に基づいて設定されているレジスタ(SP-USED-REG) 12の値より小さいときは、該変数が、スピルレジスタ①に配置されていると認識して、該スピルレジスタ {SP-REG(s0)} の内容をレジスタ(R0)に転送(ロード)することで、上記ロード命令がレジスタ間転送命令として動作し、高速ロードが行われ、該 s0 がレジスタ(SP-USED-REG) 12より大きいときは、該変数はスピルレジスタ①に配置されていないと認識して、主記憶 2上の{(sp-top-addr) +  $\alpha$ } 番地に割り当てられている変数をレジスタ(R0)にロードする。ストア命令(sp-st r0, s0) を実行する場合についても、同様の動作が行われる。{図5～図8参照} 次に、ソースプログラムの主プログラムからサブルーチンに遷移するときの処理方法を、以下に説明する。

【0045】主プログラムからサブルーチンに遷移したとき、主プログラムで使用していたスピルレジスタ①の内容が破壊される恐れがある、本発明におけるコンパイル時には、サブルーチンの入口で、先ず、該スピルレジスタ①と、上記セット命令(sp-set r0, r1)②cによって設定されているSP-USED-REG 12, SP-TOP-REG 13の内容とを、本発明の退避命令(sp-save r0)②dによって、図9、図10に示したように、主記憶 2の所定の領域(図12、図13の黒の三角印で示す)に退避するようにコンパイルする。

【0046】その後、前述の sp-top-addr Bを、レジスタ(R0)に設定し、当該サブルーチンで必要とするスピルレジスタの総数をレジスタ(R1)に設定して、本発明の前述のセット命令(sp-set r0, r1)を実行するようにコンパイルする。この結果、コンパイルされたオブジェクトプログラムの実行時において、上記SP-TOP-REG 13, 及び、SP-USED-REG 12に、それぞれ、当該サブルーチンで使用される変数が割り当てられる主記憶 2上の先頭アドレスと、当該サブルーチンで使用されるスピルレジスタ①の総数が設定され、前述のロード命令(sp-ld s0, r0), 或いは、ストア命令(sp-st r0, s0) が実行されるときに参照されることになる。{図11参照} このようにして、該サブルーチンの実行が終了したとき、そのサブルーチンの出口で、上記主記憶 2の所定の領域(図12、図13の黒の三角印で示す)に退避されていた、上記SP-USED-REG 12, SP-TOP-REG 13の内容と、主プログラムで使用していたスピルレジスタ①の内容が、前述の本発明で設けられている復帰命令(sp-restore)②eが実行されたとき、図12、図13に示されているように、それぞれ、



対応するレジスタに復帰するようにコンパイルする。このように、本発明においては、マシン命令では指し示することができない複数のスピルレジスタ①を備えたロードストア型プロセッサに、該スピルレジスタ①に配置された変数、又は、主記憶上に割り当てられている変数に対するロード命令②aと、ストア命令②bと、マシン命令で指し示すレジスタに割り当てられなかった変数を、主記憶上に割り当てる際の先頭番地B等をセットするセット命令②cと、スピルレジスタ①他の内容を主記憶2上の所定の領域に退避する退避命令②dと、主記憶2上の所定の領域に退避されているスピルレジスタ①他の内容を元のレジスタに復帰する復帰命令②eとを設けて、コンパイラが、ソースプログラムのコンパイル時に、汎用レジスタに割り当てることが望ましい変数を、汎用レジスタに配置（ハードウェアによる配置）できなかったことを検出したとき、上記スピルレジスタ①に配置されている変数、又は、主記憶上の変数に対するアクセスを、上記各プロセッサが備えているスピルレジスタ①の数に関係なく、ロード命令②a、ストア命令②bで選択的に行うようにコンパイルする。又、サブルーチンのコンパイル時には、主プログラムで使用されているスピルレジスタ①等が破壊されないように、該スピルレジスタ①等の内容を主記憶上に退避し、該サブルーチンの実行の終了時において、元のレジスタに復帰することができるようコンパイルするようにした所に特徴がある。

#### 【0047】

【発明の効果】以上、詳細に説明したように、本発明のロードストア型プロセッサの付加的レジスタを利用する際のコンパイル方法によれば、コンパイラは、レジスタに割り当てることができたにも関わらず、ハードウェア資源の制約のために主記憶に割り当てざるを得なかった変数を認識しているので、それらの変数にスピルレジスタ配置の優先度をつけて、優先度の高いものを、スピルレジスタ①の上位（ $sp-top-addr + \alpha(4s0)$  番地で、優先度の高いものほど $\alpha$ は小さい）番地に割り当てることができ、動作速度の向上を図ることができる。又、スピルレジスタ①に割り当てることができる変数へのアクセスを、本発明の上記  $sp-set$  命令と、 $sp-ld$  命令と、 $sp-st$  命令を用いることによって、ハードウェアの提供した付加的レジスタの数が増加しても、上記 $sp-set$ 命令が参照する  $MAX-EXTRA-REG$  や、 $MAX-SP-REG$  に対するインプリメントを変更するだけで、オブジェクトの互換性が保てる。つまり、 $sp-set$  命令によって、ハードウェアにあった付加的レジスタの数の変化を吸収することができる。

【0048】従って、本発明によれば、ロードストア型プロセッサが備えている付加的レジスタの使用効率を向上させることができる。特に、使用できるスピルレジスタ①の数を考慮にいれて、マシン命令を生成するプロセッサ、及び、そのプロセッサで実行するオブジェクトプログラムを生成する為のコンパイラの性能の向上に寄与

することが大きい。

#### 【図面の簡単な説明】

【図1】本発明の原理説明図

【図2】本発明のコンパイラで生成するマシン命令を説明する図（その1）

【図3】本発明のコンパイラで生成するマシン命令を説明する図（その2）

【図4】本発明のコンパイラで生成するマシン命令を説明する図（その3）

10 【図5】本発明のコンパイラで生成するマシン命令を説明する図（その4）

【図6】本発明のコンパイラで生成するマシン命令を説明する図（その5）

【図7】本発明のコンパイラで生成するマシン命令を説明する図（その6）

【図8】本発明のコンパイラで生成するマシン命令を説明する図（その7）

【図9】本発明の一実施例を模式的に示した図（その1）

20 【図10】本発明の一実施例を模式的に示した図（その2）

【図11】本発明の一実施例を模式的に示した図（その3）

【図12】本発明の一実施例を模式的に示した図（その4）

【図13】本発明の一実施例を模式的に示した図（その5）

【図14】従来の付加的レジスタに対するアクセス方法を説明する図

30 【符号の説明】

1 プロセッサ

10 直接アクセスできるレジスタ、汎用レジスタ (GR)

11 直接アクセスできない付加的レジスタ

12 必要とするスピルレジスタ①の数を格納するスピル総数レジスタ (SP-USED-REG)

13 変数を主記憶上に割り当てるときの先頭番地レジスタ (SP-TOP-REG)

14 比較手段（比較器）

2 主記憶

40 100 ~104, 200 ~202, 300 ~302, 400, 401, 500, 501

処理ステップ

① スピルレジスタ {SP-REG(i) }

②a ロード命令 ( $sp-ld\ s0, r0$ )

②b ストア命令 ( $sp-st\ r0, s0$ )

②c セット命令 ( $sp-set\ r0, r1$ )

②d 退避命令 ( $sp-save\ r0$ )

②e 復帰命令 ( $sp-restore\ r0$ )

MAX-SP-REG スピルレジスタの総数

MAX-EXTRA-REG 外部的レジスタの総数

50 r0 変数を主記憶上に割り当てるときの先頭番地 (ベ

ースアドレス)  
r1 必要とするスピルレジスタ①の数


\* s0 主記憶上に割り当てられた変数の番号、変数の変  
\* 移

【図1】


【図2】

本発明の原理説明図


本発明のコンパイラで生成する命令を説明する図(その1)



( sp-set r0, r1 ) ②c



(a)




(b)

【図3】

【図4】


本発明のコンパイラで生成するマシン命令を説明する図(その2)

(sp-ld s0, r0) ②a



(a)


(sp-st r0, s0) ②b



(b)


本発明のコンパイラで生成するマシン命令を説明する図(その3)

(sp-save r0) ②d



(a)


(sp-restore r0) ②e



(b)


【図 5】

本発明のコンパイラで生成するマシン命令を説明する図（その4）




【図 7】

本発明のコンパイラで生成するマシン命令を説明する図（その6）




【図 14】

従来の付加的レジスタに対するアクセス方法を説明する図




【図 6】

本発明のコンパイラで生成するマシン命令を説明する図（その5）




【図 8】

本発明のコンパイラで生成するマシン命令を説明する図（その7）




【図 9】

本発明の一実施例を模式的に示した図（その 1）




【図 10】

本発明の一実施例を模式的に示した図（その 2）




【図 12】

本発明の一実施例を模式的に示した図（その 4）



【図 11】

本発明の一実施例を模式的に示した図（その 3）



【図 1 3】

本発明の一実施例を模式的に示した図（その 4）

